高精度：在模擬系統(tǒng)的電路中，不容易實(shí)現(xiàn)10-3或更高的元件精度，而數(shù)字系統(tǒng)17位字長(zhǎng)可以達(dá)到10-5精度，這是非常常見(jiàn)的。

例如，基于離散傅立葉變換的數(shù)字頻譜分析儀具有比模擬頻譜分析儀高得多的幅度精度和頻率分辨率。

高靈活性：數(shù)字信號(hào)處理使用專(zhuān)用或通用數(shù)字系統(tǒng)。

其性能取決于計(jì)算程序和乘數(shù)的系數(shù)。

它們存儲(chǔ)在數(shù)字系統(tǒng)中。

您可以通過(guò)更改操作程序或系數(shù)來(lái)更改系統(tǒng)的特征。

參數(shù)比更改模擬系統(tǒng)更方便。

可以實(shí)現(xiàn)在模擬系統(tǒng)中難以實(shí)現(xiàn)的指示符或特性：例如，有限長(zhǎng)度單位脈沖響應(yīng)數(shù)字濾波器可以實(shí)現(xiàn)嚴(yán)格的線(xiàn)性相位;在數(shù)字信號(hào)處理中，可以存儲(chǔ)信號(hào)，并且可以以延遲的方式實(shí)現(xiàn)非因果系統(tǒng)，從而提高系統(tǒng)的性能指標(biāo);數(shù)據(jù)壓縮方法可以大大降低信息傳輸?shù)男诺廊萘俊?/p>

可以實(shí)現(xiàn)多維信號(hào)處理：通過(guò)使用大存儲(chǔ)單元，可以存儲(chǔ)二維圖像信號(hào)或多維陣列信號(hào)，以實(shí)現(xiàn)二維或多維濾波和光譜分析。

缺點(diǎn)1：系統(tǒng)復(fù)雜性增加，需要模擬接口和更復(fù)雜的數(shù)字系統(tǒng);缺點(diǎn)2：應(yīng)用頻率范圍有限，主要是A / D轉(zhuǎn)換的采樣頻率限制;缺點(diǎn)3：系統(tǒng)功耗更大。

數(shù)字信號(hào)處理系統(tǒng)集成了數(shù)十萬(wàn)甚至更多的晶體管，并且模擬信號(hào)處理系統(tǒng)使用大量無(wú)源元件，例如電阻器，電容器和電感器。

隨著系統(tǒng)復(fù)雜性的增加，這種矛盾將變得更加突出。

語(yǔ)音處理語(yǔ)音信號(hào)分析語(yǔ)音合成語(yǔ)音識(shí)別語(yǔ)音增強(qiáng)語(yǔ)音編碼圖像處理：恢復(fù)，增強(qiáng)，去噪，壓縮通信：源編碼，信道編碼，復(fù)用，數(shù)據(jù)壓縮電視：高清電視，可視電話(huà)，視頻會(huì)議雷達(dá)：目標(biāo)檢測(cè)，定位，成像聲納主動(dòng)聲納信號(hào)處理被動(dòng)聲納信號(hào)處理地球物理素材醫(yī)學(xué)信號(hào)處理音樂(lè)其他領(lǐng)域從簡(jiǎn)單操作到復(fù)雜操作，目前幾十位數(shù)十個(gè)全并行乘法器可以在幾十納秒內(nèi)執(zhí)行浮點(diǎn)乘法運(yùn)算，它在計(jì)算速度和計(jì)算精度方面為復(fù)雜的數(shù)字信號(hào)處理算法提供了先決條件;高頻模數(shù)轉(zhuǎn)換器的采樣頻率為幾百兆赫，可以將視頻甚至更高頻率的信號(hào)數(shù)字化，然后發(fā)送到計(jì)算機(jī)進(jìn)行處理;從一維到多維，如高分彩色電視，雷達(dá)和石油勘探等多維信號(hào)處理的應(yīng)用領(lǐng)域與數(shù)字信號(hào)處理密不可分。

各種數(shù)字信號(hào)處理系統(tǒng)已經(jīng)更新：在圖像處理方面，圖像數(shù)據(jù)壓縮是多媒體通信，視頻播放器（VCD或DVD）和高清晰度電視（HDTV）的關(guān)鍵技術(shù)。

離散余弦變換（DCT）算法用于國(guó)際上開(kāi)發(fā)的H.261，JPEG，MPEG-1和MPEG-2標(biāo)準(zhǔn)中。

近年來(lái)發(fā)展起來(lái)的小波變換也是一種壓縮比高，運(yùn)行速度快的新型壓縮技術(shù)。

它具有廣闊的應(yīng)用前景，有望成為下一代壓縮技術(shù)的標(biāo)準(zhǔn)。

在VLSI設(shè)計(jì)中，細(xì)節(jié)水平可以從完全定制的AS] C幾何布局到稱(chēng)為設(shè)備機(jī)頂盒的系統(tǒng)設(shè)計(jì)。

表1給出了相應(yīng)的概述。

由于FPGA的物理結(jié)構(gòu)是可編程的，但它也是固定的，因此FPGA設(shè)計(jì)過(guò)程中沒(méi)有布局和布線(xiàn)任務(wù)。

通過(guò)在門(mén)級(jí)使用寄存器轉(zhuǎn)換設(shè)計(jì)語(yǔ)言，可以實(shí)現(xiàn)組件的最佳使用。

FPGA的上市時(shí)間和快速增加的復(fù)雜性迫使研究方法轉(zhuǎn)向使用知識(shí)產(chǎn)權(quán)（IP）宏單元或“大型核心單元”。

宏單元為設(shè)計(jì)人員提供了一組預(yù)定義的功能，例如微處理器或UART。

以這種方式，設(shè)計(jì)者僅需要指定所選擇的特征或?qū)傩裕ɡ纾簻?zhǔn)確度），并且“合成器”指定所選擇的特征或?qū)傩浴?/p>

將自動(dòng)生成復(fù)合解決方案的硬件描述代碼或原理圖。

表1 VLSI設(shè)計(jì)級(jí)技術(shù)的關(guān)鍵是使用強(qiáng)大的設(shè)計(jì)工具：?縮短開(kāi)發(fā)周期，提供高質(zhì)量的元件使用，并提供合成器選項(xiàng)，例如在最佳速度和設(shè)計(jì)規(guī)模之間進(jìn)行選擇。

CAB工具分類(lèi)如圖1所示，并應(yīng)用于FPGA的設(shè)計(jì)流程。

通常，設(shè)計(jì)是在圖形或文本界面中完成的，具體取決于設(shè)計(jì)師的個(gè)人喜好和以往的經(jīng)驗(yàn)。

以圖形方式提供DSP解決方案可以強(qiáng)調(diào)更常規(guī)的數(shù)據(jù)流和許多相關(guān)的DSP算法。

文本環(huán)境通常側(cè)重于算法控制設(shè)計(jì)，并提供更廣泛的設(shè)計(jì)類(lèi)型，這將在隨后的設(shè)計(jì)示例中進(jìn)行說(shuō)明。

具體來(lái)說(shuō)，對(duì)于Altera的MaxPlus II，文本可用于設(shè)計(jì)更具體的屬性和更精確的性能，可分配給設(shè)計(jì)。

圖1 CAD設(shè)計(jì)周期